VerilogLAVD：用于 Verilog 漏洞检测的 LLM 辅助规则生成

作者：Xiang Long,Yingjie Xia,Xiyuan Chen,Li Kuang
译者：知道创宇404实验室翻译组
原文链接：https://arxiv.org/html/2508.13092v2
摘要
在早期设计阶段及时检测硬件漏洞对于降低修复成本至关重要。现有的早期检测技术通常需要专门的安全专业知识，限制了它们的可用性。近期的研究探索了使用大型语言模型（LLMs）进行Veri...